This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATTERN FORMING METHOD OF TRANSPARENT ELECTRODE

PUB. NO.: 63-100777 [JP 63100777 A] PUBLISHED: May 02, 1988 (19880502)

INVENTOR(s): NASU YASUHIRO KAWAI SATORU OKI KENICHI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation),

JP(Japan)

APPL NO.: 61-246547 [JP 86246547] FILED: October 16, 1986 (19861016)

ABSTRACT PURPOSE:

To obtain a transparent electrode pattern, through which breakdown and a defective contact are not generated, by a method wherein a substrate is kept at 200 deg.C or more, the film formation of an InSn oxide is started through an ion plating method, the film of the oxide is formed, while lowering the temperature of the substrate gradually, and a predetermined electrode pattern is shaped through photoetching.

CONSTITUTION:

An ITO film 2 is formed onto a glass substrate 1 through an ion plating method, while lowering the temperature of the substrate 1 gradually from a temperature of 200 deg.C or more. The ITO film 2 is etched, using a resist pattern 3 as a mask, and the resist pattern 3 is removed. A drain electrode 2-1 and a source electrode 2-2 consisting of the ITO film are shaped, and an a-Si film 4, an SiN film 5 and a gate electrode 6 are formed, thus acquiring a thin-film Tr.

⑩日本国特許庁(JP)

10 特許出額公開

四公開特許公報(A)

昭63-100777

H 01 L 29/78 3 1 1 P-8422-5F G 09 F 9/30 3 3 8 C-6866-5C H 01 B 13/00 H C B D-8222-5E H 01 L 21/28 N-7638-5F 21/88 F-6708-5F	<pre>③Int.Cl.*</pre>	識別記号	广内整理番号		@公開	昭和63年(1988)	15月2日
	G 09 F 9/30 H 01 B 13/00 H 01 L 21/28 21/88	3 3 8	C-6866-5C D-8222-5E N-7638-5F	备查請求	未請求	Trans and	全 4 頁)

❷発明の名称 透明電極のパターン形成法

> ②特 関 昭61-246547

後田 頭 昭61(1986)10月16日

砂発 明 者 那 須 安宏 神奈川県川崎市中原区上小田中1015番地 富士通牒式会社 仓発 明 者 Л 井 悟 神奈川県川崎市中原区上小田中1015番地 富士通牒式会社 明。者 賢 神奈川県川崎市中原区上小田中1015番地 富士通牒式会社 ①出 顋 人 富士道株式会社 神奈川県川崎市中原区上小田中1015番地 弁理士 井桁 貞一 公代 翠 人

1. 発明の名称

透明電極のパターン形成法

2. 特許請求の範囲

(1) 基版上にインジウム構酸化物の電極パターン を形成するに際し、前記基板を 200 で以上に保ち イオンプレーティング法にて前記インジウム爆酸 化物の成膜を開始し漸次該基版の温度を降下しな がら成膜を行い、その後に前記インジウム場酸化 物膜をフォトエッチングによって所定の電極パタ. ーンに形成することを特徴とする透明電極のパタ - ン形成法。

(2) 前記電極パターンを形成した基版を 200 で以 上で無処理することを特徴とする特許請求の範囲 第1項記載の透明電極のパターン形成法。

ジスタのソース・ドレイン電極であることを特徴 とする特許請求の範囲第1項及び第2項記載の透 明電極のパターン形成法。

3. 発明の詳細な説明

(抵要)

液局表示案子を駆動する薄膜トランジスタに用 いられる透明は極のパターン形成法において、電 梅間の短絡及び電極の接続不良を防止するために、 蒸板に透明電極となるインジウム頻酸化物をイオ ンプレーティング法にて成膜する際、当該基板を 200 で以上の温度から衝次降下することにより、 テーパーエッジ形状の透明電極パターンを形成す

〔産業上の利用分野〕

この発明は、液晶表示素子を駆動する薄膜トラ ンジスタの透明電極のパターン形成法に関するも のである.

液晶表示素子の再膜トランジスタは、マトリッ ③ 前記インジウム錫酸化物の電極が薄膜トラン クス配列された液晶表示素子を駆励している。従 って、薄膜トランジスタの透明電極は基板上にて 多数交叉している。若しこの交叉点の1箇所でも 短路すると、交叉点を通過する配線が線欠陥状態

となる。又透明電極と動作半導体との接続(コンタクト)が悪いと点欠陥となる。

従って、線欠陥及び点欠陥の発生のない透明電 極のパターン形成法が要望されている。

〔従来の技術〕

第4図は従来の透明電極のパターン形成工程図である。第4図(a)の工程では、ガラス装板1を削えば、250 でに保って、インジウム構酸化物膜(以後170 膜と記す)20 を形成する。

次の第4図向の工程で、ドレインとソース電極を形成するために、レジストパターン3をITO 膜20上に形成する。この後に第4図向の工程でITO 膜20 をレジストパターン3に基づきエッチングしてドレイン電極20-1とソース電極20-2を形成し、レジストパターン3を制職する。

次の第4図(d)の工程で、それら電極上にアモルファスシリコン(a-Si)よりなる動作半導体層4と、 変化シリコン(SiN) よりなるゲート絶縁層5と、 ゲート電極6とを順次形成する。この際ソース電

成する際に、基版を200 セ以上に保って成譲を開始し成稹進行とともに、徐々に基版温度を200 セ以下にして成稹を行う。

(作用)

ITOの成類は、漸次温度を発下しなから行われるので、次の該ITO 膜をエッチングにてパターンニングする際にエッチングレートが変化してエッチングされたITO 膜パターンのエッジはテーパー形状となり、この結果次のa-Si層形成時にエッジ付近にて異常成長することがなく、絶縁破壊とコンタクト不良を防止する。

(実施例)

第1図は本発明による課題トランジスタの透明 電極のパターン形成法を示す工程図である。まず 第1図回の工程において、ガラス基版 1を200 で 以上の温度から漸次200 で以下の温度状態にしな がら、該基版上にITO 膜 2 をイオンプレーティン が法にて形成する。この成膜に要する時間と基板 悟20-2は、表示電極に接続されている。

〔発明が解決しようとする問題点〕

上記したように再膜トランジスタは形成されているが、1TO 膜からなる電極、即ちドレイン電極20-2を低低流にするために、この膜厚を2000人程度以上の厚膜にする必要があり、この厚膜のために、a-Si后 4 形成時にこのa-Si后が異常成長をして、ITO 膜パターンエッジでの絶疑破壊、即ちゲート電極 6 とソース電極20-2或いはドレイン電極20-1との短路及びa-Si后 4 とITO 膜の接続(コンタクト)不良を発生するという問題があった。

この発明は、上記した従来の状況から絶縁破壊 及びコンタクト不良を発生しない透明電極のパタ ーン形成法を提供することを目的とするものであ る。

〔問題点を解決するための手段〕 .

基板上にイオンプレーティング法でITO 頂を形

温度との関係は、第2図に示すようになる。

次の第1図(0)の工程は従来と同じであり、ITO 頂2をレジストパターン3をマスクとしてエッチングした後、レジストパターン3を除去するとITO 頂2は第1図(c)のような断面形状となる。この際にITO 膜の膜厚方向にエッチングレートが変化しており、ITO 膜2のエッジは、表面部が開いたテーパー状にエッチングされる。

これは、第3図に示す基板温度或いはアニール 温度とエッチングレートの実験データによる。実 線は飛酸系のエッチング液を用いた場合であり、 一点鎖線は塩化第2鉄と塩酸の混合液を用いた場 合である。

本実施例のエッチング液は、塩化第2鉄と塩酸の交合液を用いて、エッチングを行った。成膜後A点にあるエッチングレート100mm/分を有するIT 0 膜は、蒸板温度を200 セ以下に低下させることによって、エッチングレートは500mm/分以上に増加する。この実験結果に着目し、蒸板温度を頃次低下させている。

¥63-100777 (3)

即ち、第2図の成膜時間中の最初に形成された ITO 模はエッチングレートが低いのでサイドエッ チングも少なく、後で形成されたITO 頂は、例え ばB点のものとなりエッチングレートが大きいの でサイドエッチングも大きい。従って、所望のテ - パ形状が得られる。

此の170 頂よりなる透明電極すなわちドレイン 電振2-1 とソース電振2-2 とのパターンを形成し た後、第1図(d)の工程で従来のようにa-Si層4と SiN 后5とゲート電振6を崩次形成する。

(効果)

(b)

以上の説明から明らかなように、この発明によ れば、テーパー形状を持つパターニングされた! 0 膜をソースとドレイン電極とすることができ、 短路防止が図れるとともにコンタクト状態が向上 し高品質の薄膜トランジスタを作製する上で効果 を発揮する。

4. 図面の簡単な説明

第1図は本発明による透明電極のパターン形成 法を示す工程図、


第2図は本発明の170成膜時の葉板温度状態図、 第3図はイオンプレーティング法で作製したITO 膜のエッチングレートと温度の関係図、


第4図は従来の透明電極のパターン形成の工程 図である。


図において1はガラス基板、2は1TO 膜、3は レジストパターンを示す。


> 弁理士 井 袻












本莞明に公式明電荷のパターン形成法を約了祖国

新 1 ③



第 2 图

